ARM内核概论

概论

事件与中断
发生硬件事件==>发生中断（广义）
寄存器组
R0-R7为低组通用寄存器，R8-R12为高组通用寄存器
R13为Banked堆栈指针（称为SP）
- CM3有两个堆栈，对应两个SP（不会同时使用），内核态堆栈使用MSP，用户态堆栈使用PSP
- 这两个堆栈又可以被N个进程瓜分（每个进程都有自己的小堆栈）（实际上其他段也是一样）
R14为连接寄存器（称为LR）
- 存放嵌套函数中的最后一级返回地址
R15为程序计数器（称为PC）
特殊寄存器
PSRs：状态字寄存器（ALU标志、中断状态）
MASKs：中断屏蔽寄存器
CONTROL：控制寄存器（特权状态）
只能被MSR/MRS指令访问
只有ASPR可以在用户态/内核态访问，其他只能在内核态访问
总线与内存空间映像（见STM32架构笔记）
内存保护单元MPU
在内存的某些region上，给特权加访问限制，若犯规（violated），会产生fault异常
Cortex-M3使用纯Thumb指令集：甚至乘法也是单周期的

基础
标号、立即数（#）、注释（;）
常量（DCB、DCW、DCD）
编译器指示字（DCI）、宏定义（EQU）
比较与测试（CMP和TST）、加载与拷贝（MOV和CPY）、快速加载（=addr）
访存与访存偏移（[R0]，[R1, 常量偏移]）
计算：数运算、布尔运算、REV、SXT和UXT
分支转移：CMP+B系列（等价于CB系列）、IT、TB系列（查switch表）
访存：LD系列、ST系列、POP、PUSH
注意LDR/ADR和STR、LDMIA和STMDB
高级技巧
指令的.W后缀：不加.W=可能16b或32b指令，加.W强制为32b指令
连续寄存器表示：R0-R7
寄存器列表：{R1-R3,R12,...}
预索引与后索引
指令Barrier
编译器屏障：阻止编译器重排指令（不会生成新指令）
- 重排原理：在单线程的语义不变的情况下，通过将耗时指令前移等方法，增加指令并行性等。但可能导致多线程时错误重排。
内存屏障：阻止cpu乱序访问内存（会生成新指令）
- 原理：访存完毕后才能通过barrier，实现内存访问的同步问题
- 用于实现锁的原子性、设备寄存器操作顺序、上下文切换时的寄存器操作顺序